2014年9月11日　アイウェーブのPCIe Hard IP 用のDMAコア

PCIe Hard IP 用のDMAコアは、カスタムロジックのcontrol & status registersにアクセスして、データ伝送をします。
また、multi-channel scatter gather DMAコアは、ハードウエアアシストのPCI-e とカスタムロジック間の高速データ伝送をします。
このIPにより、PCI-eハードマクロコントローラとカスタムロジックのインテグレーションが容易になります。

　　　　　
　　　　　　　

ベネフィット

• このコアは、設計の複雑さ及び設計開発サイクルを低減します。
• カスタムロジックは、PCI-e Hard IP と直接やり取りをする必要がありません。

ハイライト

• TLP エンコーディング/デコーディング及びコンプレッション パケット ハンドリングにより、PCI-e とカスタムロジックのインテグレーションが容易になります。
• scatter gather DMA controllerの使用法が簡単です。

仕様

• TLP Encoding & Decoding
• target bridgeのパケット ハンドリングを実施
• ラウンドロビン方式のIntegrated Arbiter
• PCIeのレーン数に応じた32/64 bit AXI stream user interface
• User interfaceは62.5/125 MHzで動作
• カスタムロジックに簡単にアクセスするsynchronous target interface
• Alteraバージョンは、次のデバイスをサポート：
  • Cyclone IV G, Aria II GX、 Statix IV GX 、Stratix V GX
• レガシー及びMSI インタラプトをサポート
• 高性能な８個のプログラマブルDMAチャネル用のScatter-gather DMA controller
• Xilinx バージョンは、次のデバイスをサポート：
  • Spartan 6、Virtex 5 及び Virtex 6
  　　　　　　詳しくは、営業へお問い合わせ下さい。　
  
  　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　 　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　プレスリリーストップへ